(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-292374 (P2001-292374A)

(43)公開日 平成13年10月19日(2001, 10, 19)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード(参考)
H 0 4 N 5/335		H 0 4 N 5/335	E 4M118
H 0 1 L 27/146		H 0 1 I. 27/14	A 5C024

審査請求 未請求 請求項の数7 OL (全 7 頁)

(21)出願番号	特順2001-44694(P2001-44694)	(71)出職人	591077058
			アスラブ・エス アー
(22)出願日	平成13年2月21日(2001.2.21)		ASULAB SOCIETA ANON
			YME
(31)優先権主張番号	340/2000		スイス国 シイエイチ-2074・マリン・リ
(32)優先日	平成12年2月22日(2000.2.22)		ュ・デゥ・ソオ・3
(33)優先権主張国	スイス (CH)	(72)発明者	シュテファン・ラックステルマン
			スイス国・シイエイチ-8965・ペリコン・
			ガルテンヴェク・9
		(74)代理人	100064621
			弁理士 山川 政樹


最終頁に続く

(54) 【発明の名称】 CMOS画像センサを動作させる方法

(57) 【要約】

【課題】 CMOS画像センサを正確に動作させる方法を提供すること。

「解決手段」 複数の行および列に配列された画素(5 の)のマトリクスを含み、画素の各々が、照明に比例した電荷キャリアを蓄積するがセンサ素子(PD) および 光センサにより蓄積された電荷キャリアを表すサンブリ 少がされた信号を生成するために、所定の時刻に、光セ ンサ素子(PD) に接続できる格納手段(C1、55) を含んでいる。格納手段に格納されたサンブリングされ た信号が誘み取られる時に、光センサにより生成された 電荷キャリアが放出され、したがって、格納手段に格納 されたサンブリングされた信号を乱すことがないような 産圧に、光センサ素ナが保持される。本発期によれば、 従来の技術によって動作させられる時に、これらセンサ に関して東型的に生ずる電荷キャリアの拡軟問題が解決 される。



【特許請求の範囲】

[請求項1] 複数の行および列に配置された翻案(5 0)のマトリクスを含んでいるCMOS画像センサを動作させる方法であって、前述画業(50)の各々が照明 に比例した電荷キャリアを蓄積する光センサ系子(P D)を含んであり、さらに、前記光センサ(PD)に対しているである。 労働では、所定の時刻に前記光センサステムでは号を生成するために、所定の時刻に前記光センサ素子(PD)に結合され、前記サンブリングされた信号を 誘み取るために格納する格納手段(C1、55)を含んでおり、

前記格納手段 (C1、55) に格納された。前記サンプ リングされた前記信号を読み取る時に、前記光センサ素 子(PD) により生成された電荷キャリアが放出され、 したがって、前記格納手段 (C1) に格納された前記サ ンブリングされた信号を乱さないような電圧に、前記光 センサ素子 (PD) が保持されることを特徴とする、C MOS 画像センナを新作させる方法。

【請求項2】 前記光センサ素子 (PD) および前配格 納手段(C1、55)が所定の初期化電圧で初期化され る第1フェーズ(A)または初期化フェーズであって、 前記光センサ素子(PD)と前記格納手段(C1、5 5)が分離されているフェーズと、

前記光センサ素子 (PD) が前記初期化電圧から開放され、照明に比例した電荷キャリアを格納する第2フェーズ(B) または雲光フェーズと、

前配格納手段が、第1ステージにおいて、前記初期化電 圧から開放され、次に、第2ステージで前配状センサ素 (PD) に短時間の間接続され、したがって、前配サ ンプリングされた信号が生成され、前記格納手段(C 1、55)に格納される第3フェーズ(C)またはサン

1、55) に格納される第3フェーズ(C) またはサンプリングフェーズと、 第1ステージにおいて、前記光センサ素子(PD)が前

新工人のような、 maduku・カース・ディレン・ maduku・カース・ディン・ がた、 第2ステージにおいて、前記格納手段(C1、55)上に格納された前記サンブリングされた信号が読み取られる第4フェーズ (D) または読取りフェーズを含んでいることを特徴とする誘求項1に記載の方法。

(請求項3] 各画素 (50) が、前記光センサ素子を 構成する逆極性フォトダイオード (PD) を含んでお リ、および少なくとも、第1、第2および第3MOSト ランジスタ (M1、M2、M3) を含み、前記フォトダ イオード (PD) が、一方では第1電源電圧に、他方で は前記第1および第2トランジスタ (M1、M2) のソ 一スに接続され、前記増加まなび第3トランジスタ (M3、M3) のドレインが第2高電圧に接続され、前記 第2トランジスタ (M2) のドレインおよび前記第3ト ランジスタ (M3) が互いに接続され、前記格納手段 (C1) のメモリ・ノード (55) を形成し、 (C1) のメモリ・ノード (55) を形成し、 (C1) のメモリ・ノード (55) を形成し、

前記第1フェーズ (A) の間に、各画素の前記第1およ

び第3トランジスタ (M1、M3) のゲートにそれぞれ 印加される第1初期化信号 (T1) および第2初期化信 号 (RST) は、前記フォトダイオード (PD) と前記 メモリ・ノード (55) を所定の初期化電圧で初期化する レベルとされており、各画素の前記第2トランジスタ (M2) のゲートに印加された制御信号 (SH) は、前 記フォトダイオード (PD) および前記メモリ・ノード (55) が分離されるレベルとされ、

前記第2フェーズ(B)の間に、前記第1初期化信号 (T1)が、前記フォトダイオード(P0)が前記初期 化電圧から開放され、照明に比例した電荷キャリアを蓄 結するレベルにされ、

前記第3フェーズ(C)の間に、第1ステージにおいて、前記第2初期化信号(RST)が前記ネリ・ノード(55)が前記初期化電圧から開放されるレベルにされ、第2ステージにおいて、前記制御信号(SH)が前され、したがって、サンブリングされた信号が生成され、 前記メモリ・ノード(55)上に格納されるレベルにされ、

前起類 4フェーズ (D) の間に、前起類 1 初期化信号 (T1) が、まず、前起フォトダイオード (PD) が 起所定の初期代電圧で再初期代され、前起メモリ・ノー ド (55) 上に格納された、前起サンブリングされた信 号が読み取られるレベルにされることを特徴とする、講 変取りに評整の方法。

【翻求項4】 さらに、各画素(5 0) が、第 4 および 第 5 M O S トランジスタ (M 4、 M 5) を含んており、 的配第 4 トランジスタ (M 4) のゲート、ドレインおよ びソースが、それぞれ、前紀メモリ・ノード(5 5) 、 前紀第 2 電源電圧および前紀第 5 トランジスタ (M 5) のドレインに接続され、前紀第 5 トランジスタ (M 5) のソースが、 行選択信号 (R S E L) が前記第 5 トランジスタ (M 5) のゲートに印加された時に、前記メモリ・ノード (5 5) 上に存在するサンブリングされた信号 を表す信号を検討る方法であって、

前記第4フェーズ (D) の間に、画素の各行が、1つの 行の全ての画素のメモリ・ノード (55) 上に存在する サンブリングされた信号が読み取られることを可能にす るために、連続してアドレス指定されることを特徴とす る、請求項3に記載の方法。

【請求項5】 前記第4フェーズの間の画素の行の各々 の誘取りに続いて、画素の前記行の各第3トランジスタ (M3) に印加された前記算 2初期化信号 (R5T) が、画素の前記行の各メモリ・ノード (55) が前記所 定の初期化電圧で再び初期化されるようなレベルにさ れ、画素の行の各メモリ・ノード (55) 上にその時に 存在する信号が、初期化前と後で、各メモリ・ノード (55) 上に存在する信号間の差を表す信号を生成する ために使用されることを特徴とする、請求項4に記数の 方法。

【請求項6】 フォトダイオード (PD) が、nタイプ・ウェルで形成され、前記トランジスタ (M1とM3、M1とM5) がn-MOSトランジスタであることを特徴とする、請求項3ないし5のいずれか一項に記載の方法

[請求項7] 前記格納手段(C1)が、金属層により、光から保護されたキャバシタから成ることを特徴とする、前記請求項のいずれか一項に記載の方法。 [発明の詳細な説明]

[0001]

【発明の属する技術分野】 条項明は、一般に、集稿化画 修センサを動作させる方法に関する。より詳細には、本 発明は、CMOS技術を用いた集積化画像センサを動作 させる方法に関する。そのようなCMOS画像センサ は、特に、集積化された写真さよびビデオ・デバイスを 製作するアとヶ日のトする。

[0002]

【従来の技術】現在の集積化技術の結果として、集積化 された形で、操作可能な画像収集デバイスを製作するこ とが可能である。そのような集積化画像収集デバイス は、典型的にはマトリウスの形で組織化された光センサ 素子のアセンブリから成る光センサ構成部と、画像を捕 らえかつ光センサ構成部で収集されたデータを読み出り 処理構成部とを同じチップの上に組み込んでいる。

[0003] 伝統的に、集結化皿像収集デバイスは電荷 転送技術に依存している。こうした技術により、光で生 成された電荷は、所定の方法で、集められ、転送され る。最も筆酒に使用される電荷転送技術は、CCD(電 荷結合デバイス)またはCID(電荷注入デバイス)装 置を使用する。これらの装置を使用したデバイスは、こ れまで、多くの商業的用途を見出してきたが、それで も、重大な欠陥を持っている。特に、これら装置は、標 準でない製造技術、特に、標準CMOS製造工程と両立 性のない環準に依存している。したがつて、こうした装 置は、製造の費用あよび容易さの点で、画像センサの全 体の集積化の妨げになる。

【0004】前述の技術を補完するものとして、光センサ素子として適常フォトダイオードと呼ばれるppーn半端体接合を使用することに関して、ある概念が生み出された。そのような表子の本質的な利点は、標準的なCMOS製造工程との完全な両立性である。すなわち、光センサ素子としてフォトダイナードに依存する解決方法は、従来技術、特に、参照により本明細書に組み込まれている、Orl YadidーPecht、Ran GinosarおよびYosiDiamand文書「A Random Access Photodiode Arrayfor Intelligent Image Capture」、IEEETransactions on Electron Device

s、Vol. 38、no. 8、August 199 1、pp1772-1780から公知である。

【0005】すなわち、この文書は、単一チップの形 で、CMOS技術を用いた集積化画像センサを開示して いる。RAMメモリと同様な、センサのアーキテクチャ が図1で説明される。一般的に、参照番号1で示され る、このセンサは、M行およびN列に配列された画素の マトリクス10を含んでいる。このマトリクス10はセ ンサの表面の大部分を占める。マトリクス10の特定画 素の読取りは、対応する行および列をアドレス指定する ことにより実行される。この目的のために、センサは、 さらに、共に制御回路40で制御される、マトリクス1 0に結合された行アドレス指定回路20およびマトリク ス10の列に結合された出力バス30を含んでいる。 【0006】マトリクス10の各画素は、図2Aで説明 するような構造を持つ。一般的に、図2Aの参照番号5 0で示される、この画素は、光センサ素子PD、第1ス テージA1、格納手段C1および第2ステージA2を含 んでいる。光センサ素子PDは、積分期間の間に光で生 成された電子を収集する逆極性フォトダイオードから成 る。第1ステージA1は、フォトダイオードPDの両端 子に存在する電圧の値を所定の時間でサンプリングする サンプルおよびホールド型回路である。このサンプリン グされた値は、典型的には、キャパシタで作られた格納 手段C1に格納される。キャパシタC1に格納された電 圧値は、第1ステージA1の伝達関数に、そして、特 に、フォトダイオードPDのキャパシタンス値と格納手 段C1のキャパシタンス値の間の比に依存する。第2ス テージA2は、格納手段C1に格納されたサンプリング された電圧の読み取りを行う。図2Aで説明されるこの 構造は、検出と読取り過程の分離を可能にする。

[0007] 種々の実施形態が、従来技術の前述の文書 において、想定および提示されている。特に、図2B は、画票50が(n型) 逆機性フォトダイナードPDお よび5個のnーMOS型トランジスタM1~M5を含ん でいる。それら実施形態の1つを示す。キャバシタ(キャバシタ(1)で作られ、たとえば、保護金属層で光か ら保護されているメモリ・ノード55をそれぞれの画素 50か含んでいる。

【0008】トラジスタM 1は、各積分期間の前に、 定の電圧でフェトダイオードD の初期化を確実に行 う。トランジスタM 2は、フォトダイオードP Dにより 蓄積された電荷のサンプリングを行い、そのサンプリン づされた信号をメモリ・ノード5 5 にた輪する、さら に、このトランジスタM 2は、フォトダイオードP D と メモリ・ノード5 5 の始線または分離を確実に行う。ト ランジスタM 3は、所定の配圧でメモリ・ノード5 5の 初期化を確実に行う。ト フ・ランジスタM 4はソース・フォ ロワ・トランジスタ M 5は 行選Kトランジスタである。また、トランジスタ M 5は 行選Kトランジスタで、読取り過程中に、トランジスタ M4の電圧を1つの列の全画素に共通な出力バスへ確実 に転送させる。この構造に印加された信号は、高い電源 電圧VDDおよび低電源電圧V5sを含んでおり、アース、 第1初期化信号T1、サンプリング信号SH、第2初期 化信号RSTおよび行選択信号RSELを形成する。

【0009】フォトダイオードPDの第1端子は、アースVSSに接続され、他の端子は、ゲートが信号下11およびSHによりそれぞれ刺動された、トランジスタM1およびM2のソースに接続される。トランジスタM1的3およびM4のドレインは高電源電圧VDIに接続されている。第2初期代信号R5TはトランジスタM3のゲートに印加される。トランジスタM3のソース、トランジスタM2のドレインおよびトランジスタM4のゲートは、画素メモリ・ノード55に共に接続される。トランジスタM4のソースは、行選択トランジスタM5のゲートに印加さいた。トランジスタM5のゲートに印加を1つの列の全画素に共通を出力バスに接続される。行選択信号R5ELはトランジスタM5のゲートに印加される。

[0010] 性能の点で、図28に説明されている画素50の構造に関して生じる1つの問題は、メモリノ・555上に格納された、サンフリングされた電荷が、読取り過程の期間中に一定のままでない事実に存在する。オードPDのもとで光で生成された電荷は、アキドダイナードPDのもとで光で生成された電荷は、アナドがから保護されているのにかかわらず、基板内で拡散し、メモリ・ノード55のキャバシタと放電させるのに十分に長い時間があるので、メモリ・ノード55のキャバシタンスは比較的に迅速に放電させられる。この電荷キャリア拡散問題は、センサの光密和領域上の光の強度が高くなればなる程、ますまず顕著になる。このように、この拡散現象が、画素キャバシタ上に格納されたサンブリングされた電圧の読取りを可能にする利用可能時間を急激に制限することが理解されている。

[0 0 1 1]

【発明が解決しようとする課題】すなわち、この問題は センサの性能を制限する。特に、動的シーンのスナショットを得るために、センサ・マトリクスの各画素を実行す ること、すなわち、センサ・マトリクスの各画素を同時 に露光するのが望ましい。実際、前述の電荷キャリア鉱 財現象により、画素マトリクスの第1 行と機を行を続 む時刻の間で、電圧が、すでに、かなり変化しているた め、格納され、サンプリングされた電圧の結取りをでき なくするであるう。

[0012] 本発明の一目的は、こうしたセンサに関して生ずる電荷キャリア拡散の問題に答える、前述のタイプのCMOS画像センサを動作させる方法を提案することである。

【0013】本発明の他の目的は、時間が非常に短いために、露光時間が決定的な要素である適用に、このセンサを使用できるようにする、前述のタイプのCMOS画

像センサを動作させる方法を提案することである。

【0014】さらに、本発明の他の目的は、機械的シャッタの使用を要しない、前述のタイプのCMOS画像センサを動作させる方法を提案することである。 【0015】

【課題を解決するための手段】 本発明は、複数の行およ び列に配置された画素のマトリクスを含んでいるCMO S画像センサを動作させる方法である。本方法は、画素 の各々が照明に比例した電荷キャリアを蓄積する光セン サ素子を含んでおり、さらに、光センサにより蓄積され を電子キリングされた信号を生成する るために、所定の時刻に、光センサ素子に結合できる格 特手段をも含んでおり、その格納手段は、サンフリング された信号を活か取るために格納するように構成されて おり、その格納手段に格納されたサンブリングされた信 号を読み取る時に、光センサ素子は、その素子により集 くなっれた電子やキャリアが取り出され、したかっな ほされた電号をキャリアが取り出され、したかった 手段に格納されたサンブリングされた信号を記さないよ チ段に格納されたサンブリングされた信号を記さないよ クな電圧に保持されることを特徴とする、CMOS画像

【0016】本発明による方法の変形は、従属する請求 項の主題を形成する。

[0017] 本発明による方法の一利点は、銀分期間中にフォトダイオードにより警報された電荷がサンプリングされ、各画素の格納キャパシタに格納されると、フォトダイオード電圧が、直ちに次の収集に対する初期化電果、各光法成電荷は、捕ら入られ、または、放出され、メモリ・ノードまで基板内を拡散することがない。こうして、センザの各画素上でサンフリングされた信号は、一定を維持する。各画素の行ことの読取り過程は、余分に露光時間を要することなく、従来の方法で起こることができる。

[0018] 本発明によれば、このように、画像センサ の使用が、霧光時間が非常に短い応用に対して可能にな る。画像の露光および処理に必要な全期間もまた大きく 低減される。これは、全体シャッタと呼ばれる。

[0019] 本発明の他の利点は、震光および誘取り動作が全く独立に行われるという事実にある。このように、画像収集デバイスを適切に動作させるのに機械的シャッタがもはや必要でない程に、電子シャッタが効果的に動作させられる。したがって、それらのデバイスの製造コトキまた低速される。

【0020】本発明のこれら目的、特徴および利点は、 他の目的、特徴および利点に加えて、制限を付けない例 示により与えられた付殖する図を参照してなされる、以 下の詳細な説明により明確になるであろう。

[0021]

【発明の実施の形態】図2Bの画素50が動作させられる本発明による方法は、図3により説明される。図3

は、図2Bの画素構造を動作させる、制御信号〒1、S H、RSTおよびRSELの生成の時間図を示す。フォ トダイオードPDの電圧VPpの生成および画素メモリ・ ノードSSでの電圧V1の生成が、図示されている。

[0022] 本発明による方法は、図28で説明された 構造のような構造の動作に限定されず、図2Aで説明された構造、すなわち、積分期間中に光センサ素子により 蓄積された電荷キャリアを表すサンプリングされた信号 を生成および稀納するために、光センサ素子に所定の時 刻にその光センサ素子に接続すれる格納手段を拾ってい る構造の概略形状をとる任意のタイプの構造に、同様に 適用できる。しかし、図28の構造は、単純で、特に有 力な構造を根質する。

[0023]トランジスタMIの第13加明化億号丁1 が、各額分期間前に、所定の初期化電圧で、フォトダイ オードPDを初期化することが、まず第1に思い起こさ れるであろう。第1初期化億号丁1はセンサ画素全体に 印加され、すなわち、全センサ画素のフォトダイオード PDが、各額分期間の始めに、初期化電圧に、同時に初 期化される。

[0024] 同様に、サンプリング信号SHは、フォト ダイオード電圧が画素メモリ・ノード55で同時にサン ブリングおよび格納されるように、センサ画素全体に印 加される。

[0025] 第2初期化信号RSTは、全体または行単位のいずれかで印がされる。以下で詳細に見られるように、この第2初期化信号は、所定の初期化理で各画素のメモリ・ノードを初期化するために、最初に全体に印加され、そして、続くフェーズで、読取り過程中に行単位で印加され、そして、続くフェーズで、続取り過程中に行単位で印かされ、そして、続くフェーズで、続取り過程中に行単位で印かされる。

【0026】行選択信号RSELは読取り過程中に行単位で印加される。

[0027] 本発明による方法は、以下に説明される、 いくつかの連続フェーズに分割することができる。初期 化フェーズと呼ばれる第1フェーズAの間、第1および 第2初期化信号T1およびRSTが、所定の電圧で各画 素のフォトダイオードPDとメモリ・ノード55を初期 代するために、共に高い下配管となる。

[0028] この第1フェーズAの間に、サンブリング 信号SHは、トランジスタM2が非導通になり、したが って、フォトダイオードPDとメモリ・ノード55を分 離するように、低レベルとなっている。同様に、行選択 信号RSELは、行選択トランジスタM5が非導通にな るよう低レベルである。

【0029】フォトダイオードPDのの電圧Vppおよび メモリ・ノード55のV1は、それぞれ、所定の初期化 電圧におよそ等しいレベルとなる。

【0030】第2フェーズBの間に、第1初期化信号T 1は、トランジスタM1を非導通にする低レベルに変化 する。照明効果により、フォトダイオードPDは、図3 の電圧 V PDの曲線に示されるように、フォトダイオード P D の各々が受光する光の量に比例して放電を始める。 高レベルから低レベルへの初期化信号 T 1 の変化によ り、センサの光に対する需光が始まることが理解される であろう。これが、箱分時間の始まりである。

【0031】第2フェーズBの全期間中に、第2初期化 信号RSTは、各画素のメモリ・ノード55の電圧が、 所定の初期化電圧におよそ等しい、一定値に保持される ようなレベルに保持される。

【0032】第2フェーズ目の終わりに、第2初期化信号RSTは、低レベルに変化し、したがって、メモリ・ノード55を開放する。第3フェーズには、初期化信号RSTの高レベルから低レベルへの変化の直後に起こる。このフェーズの間に、サンブリング信号SHは、短時間で高レベルに変化し、フォトダイオードPDの両端の電圧値がサンブリング・トランジスタM2を介して、メモリ・ノード55にサンフリングおよび格納される。こうして、メモリ・メード・55にサンフリングおよび格納される。こうして、メモリ・ノード55にサンフリングおよび格納される。こうして、この第3フェーズでの終わりがモンサの雷光時間の終わりを大変する。実際、このフェーズで、各画素のメモリ・ノード55は、センサの電光中にフォトダイオードPD下で生成された、電荷量を表す電圧権を始めする。

【0033】サンブリング信号が低レベルに変化する直 後に、第1初期化信号TT1は、各フォトダイオードが初 駅比電圧にかなり近い電圧に再び初期化されるベルに される。その結果、光の効果により、フォトダイオード に生成された電荷が、トランジスタM1を介して放出さ れる。したがって、センサの各圏乗のメモリ・ノードに 格納されたサンブリングされた電圧は、電荷キャリア拡 数現象により払されなくなり、このメモリに存在する電 圧は一定に維持される。

【0034】したがって、第4フェーズのまたは読取り フェーズの間に、センサの各画素行は、メモリ・ノード のキャバシタが、基板内で拡散するであるう光で生成さ れた電荷の効果により放電させられる危険を書さない で、連続して読み取られる。第4フェーズの間に、各行 は、各行が各画素のサンプリングされた電圧を各列の出 カバスを介して読み取られるように、連続してアドレス 指定される。この第4フェーズの終わりで、第1初期化 フェーズ名においてと同じように信号が印加され、次の 収集動作が始められる。

【0035】 この読取り動作は、相関2重サンフリング またはCDSの名前で知られる、当業者にとっては公知 の技術により実行されるのが好ましい。この公知の技術 によって、各行を読み取る動作は、1つの行の画素のメ モリ・ノードに存在する電圧を読み取る第1フェーズ と、第1フェーズに続いて、行の画素のメモリ・ノード が再初期化される、第2読取りフェーズとに分離さん る。サンフリングされた計測電圧とメモリ・ノードの初 期化電圧の間の差から成る信号が各画素に対して生成される。この技術により、固定パターン・ノイズ、すなわる、画素の間に存在する可能性のある、感度の僅かの差によってセンサの各画素に存在するノイズが除去されるとど可能になる。図3が示すように、こうして行選択信号RSELおよび第2初期化信号RST双方が、第4フェーズDの間に、行単位で印加される。

【0036】 このように、本発明により、全画素が同時に露光され、サンブリングされたデータが電荷キャリア 拡散現象により損傷を受ける危険のない状態で、誘取り が行単位で実行されることが理解されるであろう。した がって、本発明により動作させられたCMOS画像セン サは、機械的シャッタを使用したカメラのように動作す る。こうして、サンブリング・トランジスタM2は、電 子シャッタの機能を果たす。

[0037] 電荷キャリア拡散現象に対する改善により、nウェル・タイプ・フォトダイオード、すなわち、 のタイプ・ウェルで形成されたフォトダイオードに依存 するのが好ましい。この構造は、通常形成されるフォト ダイオード構造、たとえば、nタイプ拡散の単純領域よ りも、電荷キャリアの拡散にとってより良い障壁を形成 する利点を提供する。

【0038】首記の請求項により定義される、本発明の 範囲から逸脱しないで、本発明に対する修正および/ま たは改善が想定されてもよい、特に、本発明による方法 を説明するために、例により使用された画業構造は、相 緒形 P MO S技術、または、必要なら追加のトランジ スタを含んで、理論上、製作することができるであろ う。たとれば、サンプリング・トランジスタM 2 が、よ として、フォトダイオードとメモリ・ノードを分離する 役割を持つこと、および、この機能を果たすために、他 の構成を設けることができることが理解されるであろ う。

【図面の簡単な説明】

【図1】すでに論じた、CMOS画像センサの従来技術のアーキテクチャの概略説明である。

【図2A、図2B】すでに提示した、図1のCMOS画像センサの画素の公知の構造の、それぞれ、流れ図および詳細図である。


【図3】本発明による、図2Bの画素構造に適用された 信号シーケンスを説明する時間図である。

OUTPUT

- 10 画素のマトリクス
- 20 行アドレス指定回路
- 30 出力パス
- 40 制御回路

【符号の説明】

- 50 画素
- 55 メモリ・ノード



【手続補正書】

【提出日】平成13年3月27日(2001.3.27)

., 【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図1】すでに論じた、СМОS画像センサの従来技術

のアーキテクチャの概略説明である。

【図2A】すでに提示した、図1のCMOS画像センサの画素の公知の構造の、それぞれ、流れ図および詳細図である。

【図2B】すでに提示した、図1のCMOS画像センサの画素の公知の構造の、それぞれ、流れ図および詳細図である。

【図3】本発明による、図2Bの画素構造に適用された 信号シーケンスを説明する時間図である。

【符号の説明】

10 画素のマトリクス

20 行アドレス指定回路

30 出力パス

40 制御回路

50 画素 55 メモリ・ノード

フロントページの続き

(72)発明者 スティーブ・タナー スイス国・シイエイチー1400・イバードン ーレーパイン・リュ ドゥ ガスパリン・ 29 (72)発明者 ヨアヒム・グルップ

スイス国・シイエイチ-2073・エンゲ・シュマン デ ブリスコー・33

Fターム(参考) 4M118 AA10 AB01 BA14 CA03 DB09 DD09 DD11 DD12 FA06 GB11

5CO24 CX04 CX54 CY16 GX03 GY31 GY38 HX13 JX41